技术或服务规格项目

具体描述

系统构成

包括：主系统、适配板、高速AD/DA三部分

1、主系统

1、下载模块：

(1)    *采用USB-Blaster JTAG编程下载器；

(2)    FPGA掉电保护配置器件的编程口ByteBlasterII；

(3)    含标准FPGA编程下载口，可用于对外部FPGA/CPLD进行编程开发；

(4)    含Multi-task Reconfiguration电路结构（多功能重配置结构）；

2、 电源模块：

(1)      内置电源，含标准+/-12V、5V、3.3V、2.5V，1.5V混合工作电压功率输出电路模块；

(2)      过载保护开关电源；

3、显示、接口模块：

(1)        LED、数码管、扬声器；

(2)        有7寸（或以上）LCD显示屏；

(3)        含可重配置实验电平开关；

(4)        含扫描的译码电路模块，可以非译码、BCD译码、16进制译码；

(5)        有20×4字符液晶和4×4矩阵键盘；

(6)        有步进电机，能进行步进细分控制实验；

(7)        含直流电机模块，包括闭环转速控制系统、光电脉冲计数，并提供光电脉冲硬件消抖动功能；

(8)        有数字温度测控模块；

(9)        有图象或文字显示功能的VGA接口；

(10)    标准PS/2鼠标接口和PS/2键盘接口各1个；

(11)    RS232串行接口；

(12)    单片机模式控制模块

(13)    CPLD/FPGA至PC机双向通信接口模块；

4、数模器件及存储器模块

(1)    含A/D和D/A器件及其接口；

(2)    含D/A与LM311构成的FPGA可控A/D设计项目模块；

(3)    供DDS函数发生器用的幅度、偏移调谐模块；

(4)    含有源滤波电路，供波形发生器的设计之用；

(5)    串行E²PROM实验模块；I²C总线存储实验模块；

5、扩展模块：

(1)    兼容模拟EDA器件，含ispPAC器件适配板；

(2)    可增加DDS函数发生器接口；

(3)    外扩展IO口模块；

(4)    CPLD/FPGA万能接口模块；可接插来自不同FPGA器件公司（如Altera、Xilinx、Lattice）等不同的封装、不同工作/内核电压、不同逻辑模块、引脚数、不同规格的FPGA器件适配板、接口标准化，有利于开发和宽范围科研开发的电子设计培训。

6、单片机模块：

(1)    板载提供高性能8位8051单片机，能实现主控制器与FPGA进行通信与控制，可组合实现完成实验电路的配置、模式设定功能。

7、时钟源模块：

含有4组20MHz至1Hz标准频率宽频信号源；

8、其它附件：

电源线、UART通信电缆、在系统下载电缆、扩展口连接线。

2、适配板

1、★FPGA芯片：采用Altra 公司的CycloneⅢ EP3C40(或以上)芯片；

2、接口资源：

(1)        JTAG、AS下载口；

(2)        USB接口；

(3)        PS/2键盘、PS/2鼠标接口；

(4)        全彩色VGA控制模块与接口一个，8色VGA口一个；

(5)        512KB SRAM之VGA显示缓存；

(6)        以太网口；

(7)        EPM3032A CPLD；

(8)        RS232串口1个；

(9)        SD卡接口，可接1-2GB Flash；

(10)    20MHz时钟源（可倍频到300MHz）1个；

(11)    语音采样口；

(12)    立体声输出口；

(13)    MIC模拟输入口；

(14)    高速时钟口一个；

(15)    IO扩展口；

(16)    8051 IP 核接口；

(17)      超高速双通道DAC及ADC板接口。

3、标配软件

（含IP core及开发软件）

1、提供QuartusII9.0，Matlab，NiosII内核IP-Core，Dspbuilder9.0开发软件； 同时提供实验例程的原代码；

2、提供相关的实验指导书，EDA实验指导书、SOPC实验指导书、提供相应PPT课件、PDF教学文档等。提供所有底层硬件原理图。

3、最好能增加以下IP核配置：

(1)  基于NiosII软核嵌入式系统的SOPC设计功能；

(2)  MANTORR公司之企业版8051/8052单片机 CPU IP核；

(3)  MANTORR公司之企业版8088/8086 CPU IP核；

(4)  8255A IP核(I/O接口)；8253/8254 IP核(定时器)；8250 IP核(UART串行通信)；8237 IP核(DMA控制器)；8259 IP核(可编程中断控制器)；

(5)  FIR核、NCO数控制振荡器IP核；

4、实验列表

1)       设计含异步清0和同步时钟使能的加法计数器       

2)       7段数码显示译码器设计

3)       8位数码扫描显示电路设计

4)       数控分频器的设计

5)       移位寄存器设计

6)       在QuartusII中用原理图输入法设计8位全加器

7)       在QuartusII中用原理图输入法设计较复杂数字系统

8)       用QuartusII设计正弦信号发生器

9)       8位16进制频率计设计

10)    序列检测器设计

11)    VHDL状态机A/D采样控制电路实现

12)    数据采集电路和简易存储示波器设计

13)    比较器和D/A器件实现A/D转换功能的电路设计

14)    乐曲硬件演奏电路设计

15)    移位相加硬件乘法器设计

16)    采用流水线技术设计高速数字相关器

17)    线性反馈移位寄存器设计

18)    乒乓球游戏电路设计

19)    循环冗余校验(CRC)模块设计

20)    FPGA步进电机细分驱动控制设计(电子设计竞赛赛题)

21)    FPGA直流电机PWM控制实验

22)    VGA彩条信号显示控制器设计

23)    直接数字式频率合成器(DDS)设计实验(电子设计竞赛赛题)

24)    嵌入式锁相环PLL应用实验.

25)    使用嵌入式锁相环的DDS设计实验（200MHz超高速 DAC的PLL测试）

26)    等精度数字频率/相位测试仪设计实验(电子设计竞赛赛题)LED

27)    等精度数字频率/相位测试仪设计实验(电子设计竞赛赛题)LCD

28)    FPGA与单片机联合开发之isp单片机编程方法

29)    测相仪设计(电子设计竞赛赛题)

30)    10路逻辑分析仪设计(电子设计竞赛赛题)

31)    示例1：基于SOC的16位状态机控制方式CPU设计实验

32)    示例2：PS2键盘控制电子琴设计实验演示

33)    示例3：基于SOC的16位流水线结构CPU设计实验(PK3完成)

34)    示例4：8088/8086CPU核应用系统设计实验

35)    示例5：VGA显示PS2鼠标控制的游戏电路设计实验

36)    示例6：电子琴及RS232通信硬件设计实验

37)    示例7：VGA显示控制电路设计实验演示

38)    示例8：五首乐曲演奏示例

39)    示例9：DAC0832控制示例

40)    示例10：DDS信号发生器设计实验

41)    示例11：ADC采样控制状态机设计及电机控制设计实验

42)    示例12：普通频率计设计实验

43)    示例13：AD0809信号采集与频谱分析电路设计  

44)    示例14：VGA显示控制游戏  

45)    示例15：MIPS 32位 模型计算机

46)    示例16：彩色LCD显示控制电路设计 （PK4完成） 

47)    示例17：彩色LCD点灯游戏  （PK4完成）  

48)    示例18：超级玛丽LCD游戏   （PK4-2C35完成）  

49)    示例19：SD_LCD显示演奏电路设计   （PK4完成） 

50)    示例20：MIPS 32位 模型计算机

51)    示例21：VGA显示控制清华设计 5则

52)    示例22：基于8088与232_GPS通信示例 (PK4+2C35完成)

53)    8051单片机IP软核应用系统构建

54)    8051/89C51单片机核，等精度频率计与液晶显示实验

55)    8051/89C51单片机核，等精度频率计与数码管显示实验

56)    GDM12864A液晶显示模块接口开发

57)    HS162-4液晶显示模块与单片机的接口

58)    G240-128A液晶显示模块的接口

59)    7寸彩色液晶显示模块的接